Свойства на продукта:
ТИП | ОПИСВАМ |
категория | Интегрална схема (IC) Вграден Система върху чип (SoC) |
производител | AMD Xilinx |
серия | Zynq®-7000 |
пакет | тава |
Състояние на продукта | Продава се |
структура | MCU, FPGA |
Основен процесор | Двуядрен ARM® Cortex®-A9 MPCore™ с CoreSight™ |
Размер на флаш паметта | - |
Размер на RAM | 256KB |
периферно устройство | DMA |
Възможност за свързване | CANbus, EBI/EMI, Ethernet, IC, MMC/SD/SDIO, SPI, UART/USART, USB OTG |
скорост | 667MHz |
Основни атрибути | Artix™-7 FPGA, 85K логическа единица |
Работна температура | -40°C ~ 100°C(TJ) |
Пакет/корпус | 484-LFBGA,CSPBGA |
Пакет от устройства на доставчика | 484-CSPBGA(19x19) |
I/O номер | 130 |
Основен номер на продукта | XC7Z020 |
Околна среда и експортна класификация:
АТРИБУТ | ОПИСВАМ |
RoHS статус | Съответства на спецификацията ROHS3 |
Ниво на чувствителност към влага (MSL) | 3 (168 часа) |
Статус REACH | Продукти извън REACH |
ECCN | 3A991D |
HTSUS | 8542.39.0001 |
Zynq-7000 SoC първо поколение архитектура:
Семейството Zynq®-7000 е базирано на архитектурата на Xilinx SoC.Тези продукти интегрират богата на функции двуядрена или едноядрена ARM® Cortex™-A9 базирана система за обработка (PS) и 28 nm Xilinx програмируема логика (PL) в едно устройство.ARM Cortex-A9 процесорите са сърцето на PS и също така включват вградена памет, интерфейси за външна памет и богат набор от интерфейси за свързване на периферни устройства.Система за обработка (PS) ARM Cortex-A9 базиран процесор за приложения (APU) • 2,5 DMIPS/MHz на CPU • Честота на процесора: До 1 GHz • Кохерентна мултипроцесорна поддръжка • ARMv7-A архитектура • TrustZone® сигурност • Инструкция Thumb®-2 комплект • Архитектура на средата за изпълнение на Jazelle® RCT • Механизъм за обработка на медии NEON™ • Единична и двойна прецизна единица за вектор с плаваща запетая (VFPU) • CoreSight™ и Program Trace Macrocell (PTM) • Таймер и прекъсвания • Три таймера за наблюдение • Един глобален таймер • Два брояча с троен таймер Кешове • 32 KB Ниво 1 4-посочни набор-асоциативни инструкции и кешове за данни (независими за всеки процесор) • 512 KB 8-посочен набор-асоциативен кеш от ниво 2 (споделен между процесорите) • Поддръжка на байт-паритет Памет на чип • ROM за зареждане на чип • 256 KB RAM на чип (OCM) • Поддръжка на паритет на байтове Интерфейси на външна памет • Многопротоколен динамичен контролер на паметта • 16-битови или 32-битови интерфейси към DDR3, DDR3L, DDR2 или LPDDR2 памети • ECC поддръжка в 16-битов режим • 1GB адресно пространство с помощта на single ранг на 8-, 16- или 32-битови широки памети • Статични интерфейси на паметта • 8-битова SRAM шина за данни с поддръжка до 64 MB • Паралелна NOR флаш поддръжка • ONFI1.0 NAND флаш поддръжка (1-bit ECC ) • 1-bit SPI, 2-bit SPI, 4-bit SPI (quad-SPI) или два quad-SPI (8-bit) сериен NOR флаш 8-канален DMA контролер • Памет към памет, памет към - периферия, периферия към памет и поддръжка на транзакции с разпръскване I/O периферни устройства и интерфейси • Две 10/100/1000 трискоростни Ethernet MAC периферни устройства с IEEE Std 802.3 и IEEE Std 1588 ревизия 2.0 поддръжка • Поддръжка на разпръскване DMA възможност • Разпознаване на 1588 rev.2 PTP рамки • GMII, RGMII и SGMII интерфейси • Две USB 2.0 OTG периферни устройства, всяко поддържащо до 12 крайни точки • USB 2.0 съвместимо IP ядро на устройство • Поддържа в движение, високоскоростни, пълноскоростни и ниско- скоростни режими • USB хост, съвместим с Intel EHCI • 8-битов ULPI външен PHY интерфейс • Два пълни CAN 2.0B съвместими интерфейса на CAN шина • CAN 2.0-A и CAN 2.0-B и стандарт ISO 118981-1, съвместими • Външен PHY интерфейс • Две SD /SDIO 2.0/MMC3.31 съвместими контролери • Два SPI порта с пълен дуплекс с три избора на периферни чипове • Два високоскоростни UART (до 1 Mb/s) • Два главни и подчинени I2C интерфейса • GPIO с четири 32-битови банки , от които до 54 бита могат да се използват с PS I/O (една банка от 32b и една банка от 22b) и до 64 бита (до две банки от 32b), свързани към програмируемата логика • До 54 гъвкави мултиплексиран I/O (MIO) за назначаване на периферни щифтове Взаимосвързаност • Свързаност с висока честотна лента в рамките на PS и между PS и PL • ARM AMBA® AXI базиран • QoS поддръжка на critical мастерове за латентност и лента.