параметър:
| име на параметър | стойност на атрибута |
| Rohs сертифициран ли е? | отговаря на |
| Търговски наименования | XILINX (Xilinx) |
| Reach Compliance Code | компли |
| ECCN код | 3A991.D |
| максимална тактова честота | 667 MHz |
| Код JESD-30 | S-PBGA-B484 |
| Код JESD-609 | e1 |
| Ниво на чувствителност към влажност | 3 |
| брой на влизанията | 338 |
| Брой логически единици | 147443 |
| Изходни времена | 338 |
| Брой терминали | 484 |
| Материал на тялото на опаковката | ПЛАСТМАСА/ЕПОКСИД |
| код на пакета | FBGA |
| Капсулирайте еквивалентен код | BGA484,22X22,32 |
| Форма на опаковката | КВАДРАТ |
| Форма за пакет | РЕШЕТКА, ФИНА СТЪПКА |
| Пикова температура на преливане (по Целзий) | 260 |
| захранване | 1.2,1.2/3.3,2.5/3.3 V |
| Тип програмируема логика | ПОЛЕВО ПРОГРАМИРУЕМ ГЕЙТ МАТРИЦ |
| Статус на сертифициране | Не квалифициран |
| повърхностен монтаж | ДА |
| технология | CMOS |
| Терминална повърхност | КАЛАЕН СРЕБРО МЕД |
| Терминална форма | ТОПКА |
| Стъпка на клемата | 0,8 мм |
| Местоположение на терминала | ДЪНО |
| Максимално време при пикова температура на преливане | 30 |
Общо описание :
Серията FPGA на Xilinx® 7 се състои от четири семейства FPGA, които отговарят на пълната гама от системни изисквания, вариращи от ниска цена, малък форм фактор,
чувствителни към разходите приложения с голям обем до ултра висок клас честотна лента на свързаност, логически капацитет и способност за обработка на сигнали за най-взискателните
приложения с висока производителност.Сериите 7 FPGA включват:
• Семейство Spartan®-7: Оптимизиран за ниска цена, най-ниска мощност и висока
I/O производителност.Предлага се в евтин, много малък форм-фактор
опаковка за най-малък отпечатък на печатни платки.
• Семейство Artix®-7: Оптимизирано за приложения с ниска мощност, изискващи сериен интерфейс
трансивъри и висока DSP и логическа пропускателна способност.Осигурява най-ниската
обща сметка на материалите за висока производителност, чувствителна към разходите
приложения.
• Семейство Kintex®-7: Оптимизирано за най-добра цена-производителност с 2X
подобрение в сравнение с предишното поколение, което позволява нов клас
на FPGA.
• Семейство Virtex®-7: Оптимизирано за най-висока производителност на системата и
капацитет с 2 пъти подобрение в производителността на системата.Най-високо
устройства с възможности, активирани от подредена силициева връзка (SSI)
технология.
Изградени върху най-съвременна, високопроизводителна, нискоенергийна (HPL), 28 nm, high-k метална порта (HKMG) процесна технология, 7 серия FPGA позволяват
несравнимо увеличение на производителността на системата с 2,9 Tb/s I/O честотна лента, 2 милиона капацитет на логическа клетка и 5,3 TMAC/s DSP, като същевременно консумира 50% по-малко
мощност от устройствата от предишно поколение, за да предложи напълно програмируема алтернатива на ASSP и ASIC.
Обобщение на характеристиките на FPGA серия 7
• Разширена високопроизводителна FPGA логика, базирана на реален 6-входов вид
up table (LUT) технология, конфигурируема като разпределена памет.
• 36 Kb двупортова блокова RAM с вградена FIFO логика за данни в чипа
буфериране.
• Високопроизводителна SelectIO™ технология с поддръжка на DDR3
интерфейси до 1,866 Mb/s.
• Високоскоростна серийна свързаност с вградени мулти-гигабитови трансивъри
от 600 Mb/s до макс.скорости от 6,6 Gb/s до 28,05 Gb/s, предлагайки a
специален режим с ниска мощност, оптимизиран за интерфейси чип-чип.
• Конфигурируем от потребителя аналогов интерфейс (XADC), включващ двоен
12-битови 1MSPS аналогово-цифрови преобразуватели с вградена термична и
захранващи сензори.
• DSP срезове с 25 x 18 умножител, 48-битов акумулатор и предварителен суматор
за високоефективно филтриране, включително оптимизирано симетрично
филтриране на коефициента.
• Мощни плочки за управление на часовника (CMT), комбиниращи фазово заключване
контур (PLL) и блокове за управление на часовник със смесен режим (MMCM) за високи
прецизност и ниско трептене.
• Бързо внедряване на вградена обработка с процесор MicroBlaze™.
• Интегриран блок за PCI Express® (PCIe), за до x8 Gen3
Проекти на крайна точка и основен порт.
• Голямо разнообразие от опции за конфигурация, включително поддръжка за
спомени за стоки, 256-битово AES криптиране с HMAC/SHA-256
удостоверяване и вградено SEU откриване и коригиране.
• Евтин, жична връзка, обръщащ се чип без матрица и обръщащ се с висока цялост на сигнала
пакетиране на чипове, предлагащо лесна миграция между членовете на семейството
същият пакет.Всички пакети са налични без Pb и избрани
пакети в опция Pb.
• Проектиран за висока производителност и най-ниска мощност с 28 nm,
HKMG, HPL процес, 1.0V технология на процеса на напрежение на ядрото и
Опция за напрежение на ядрото от 0,9 V за още по-ниска мощност.
